Verilog嵌入式数字系统设计教程

• billryan

  2013-04-23
  之所以用RAM这个术语，而不是用读/写存储器这个术语，其主要原因是由历史造成的。在计算机技术发展的初创期，存储器必须按照顺序存取数据，换言之，必须以地址递增的顺序依次获取存储单元中的数据，这是由当初数据存储用的物理介质的性质决定的。后来发明了新的存储器，使用相同的设备可以对这种存储器中的单元进行不必按照地址顺序的读/写，而地址是可以随意变化的，换言之，地址可以是随机的。这在计算机的发展历史上是一个具有重大意义的里程碑，所以RAM这个术语一直被沿用至今。
• billryan

  2013-04-22
  鉴于数据在寄存器之间的转移是通过组合逻辑的子电路完成的，所以这种系统通常被称为寄存器传输级（register-transfer level, RTL）抽象程度：算法级>寄存器传输级>门级 把时间划分成离散的时间间隔是管理数字系统复杂时序的关键抽象。离散时序的解决方案就是根据触发器的时序特点进行抽象的结果。组合逻辑子电路在一个时钟的正跳变沿和下一个时钟的正跳变沿之间的间隔内完成操作（高电平有效），该间隔被称作时钟周期（clock cycle）时钟同步的时序方法学（clocked synchronous timing methodology） ------------------时钟同步的时序方法学能确保在时钟的正跳变沿时刻，下一级操作所需要的数据由上一级的组合逻辑子电路完成，而且该方法大大简化了从小规模子系统组成大规模系统的方法。
• billryan

  2013-04-22
  复位时序可选择同步复位或是异步复位。若是同步复位：必须确保复位电平像其他数据和控制输入那样，在时钟的每个有效跳变沿前后是稳定的。若是异步复位：当复位输入变为1时（高电平有效），立即产生复位效应，不必考虑此刻时钟信号的电平是什么或时钟的跳变沿是否发生。此外，只要复位输入为1，复位效应会延续。异步复位中时钟跳变沿时刻复位信号不稳定的解决办法：必须确保复位信号在时钟的正跳变沿附近是稳定的。
• billryan

  2013-04-22
  时钟使能输入是一个同步控制的输入（synchronous control input），其含义是时钟使能输入的信号电平必须在时钟有效跳变沿前后一段时间内保持稳定，只有保证了在这段时间内时钟使能输入是稳定的，他才能起到使能的作用
• billryan

  2013-04-20
  而格雷码却能更好地容忍定位误差，所以被广泛地应用于描述位置的机电元件中。